PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-015562

(43)Date of publication of application: 18.01.2002

(51)Int.CI.

G11C 11/22

G11C 14/00

H01L 27/105

(21)Application number: 2000-196110

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

29.06.2000


(72)Inventor: MORIWAKI NOBUYUKI

(54) SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent reduction the service life of a 1T1C type ferroelectric memory due to the deterioration in the endurance characteristics of reference cells caused by the high activation frequency of the reference cells by making the activation frequency of the reference cells to be approximately equal to the activation frequency of the

memory cells. SOLUTION: In the 1T1C-type ferroelectric memory, a plurality of reference cells are correspondingly arranged to a plurality of respective memory cells, that are connected to the same bit line BL1. Each of the memory cells 100 and each of corresponding reference cells 103 commonly have a word line WL1 and a cell plate line CP1. Thus, the activation frequency of the reference cells 103 and that of the memory cells 100 are in made equal and, conequently, the endurance characteristics of the reference cells 103 will not deteriorate faster in comparison with the endurance characteristics of the memory cells.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-15562 (P2002-15562A)

(43)公開日 平成14年1月18日(2002.1.18)

(51) Int.Cl. ⁷	識別部	E号 FI		デーマコート*(参考)
G11C	11/22	G11C	11/22	5 B 0 2 4
	14/00		11/34	352A 5F083
H01L	27/105	H01L	27/10	4442


		審查請求	未蘭求	請求項の数7	OL	(全	8	頁)
(21)出願番号	特顧2000-196110(P2000-196110)	(71)出願人	0000058	121 器産業株式会社				
(22)出顧日	平成12年6月29日(2000.6.29)		大阪府門真市大字門真1006番地					
		(72)発明者 (74)代理人 Fターム(参	大阪府 株式会 1000974 弁理士 考) 580	高槻市幸町1番 吐内	(<i>5</i> 1-2 : CA07 CA21 L	名)		
				LINIO LINIO	Ci 16-0			

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 1T1C型強誘電体メモリにおいて、リファレンスセルの活性頻度が高いためにリファレンスセルのエンデュランス特性が劣化してデバイスの寿命が短命化するのを、リファレンスセルの活性頻度をメモリセルの活性頻度と同程度に低減することで防止する。

【解決手段】 1T1C型強誘電体メモリにおいて、同一ビット線BL1に接続する複数のメモリセルの各々に対応して複数のリファレンスセルの各々が個別に配置され、各メモリセル100と、この各メモリセル100に対応する各リファレンスセル103とがワード線WL1とセルプレート線CP1とを共有した構成を有する。これにより、リファレンスセル103の活性化頻度が読み出しメモリセル100と等しくなり、リファレンスセル103のエンデュランス特性がメモリセルのエンデュランス特性に比べて早く劣化することが無くなる。



1

【特許請求の範囲】

【請求項1】 強誘電体膜を有するキャパシタを備えた 1トランジスタ1キャパシタ型の、複数のメモリセルと 複数のリファレンスセルからなる強誘電体メモリで構成 された半導体記憶装置であって、同一ビット線に接続す る前記複数のメモリセルの各々に対応して前記複数のリ ファレンスセルの各々が個別に配置され、前記各メモリ セルと、該各メモリセルに対応する前記各リファレンス ・セルとがワード線とセルプレート線とを共有したことを 特徴とする半導体記憶装置。

【請求項2】 メモリセルと、該メモリセルに対応する リファレンスセルとが共有するセルプレート線が分岐し ており、前記リファレンスセルは前記セルプレート線の 分岐前の信号線と接続し、前記メモリセルは前記セルプ レート線の分岐前の信号と、前記メモリセルが接続する ビット線に対応して設けられたプロック選択信号との論 理積の信号を載せた前記セルプレート線の分岐後の信号 線と接続したことを特徴とする請求項1に記載の半導体 記憶装置。

【請求項3】 同一ピット線に接続した隣接する一組の メモリセルと、前記一組のメモリセルの各々に対応する 一組のリファレンスセルとがセルプレート線を共有した ことを特徴とする請求項1に記載の半導体記憶装置。

リファレンスセルには常に'0'データ 【請求項4】 を書き込み、前記リファレンスセルからの出力電位が、 メモリセルからの'1'データの出力電位と'0'デー タの出力電位との中間電位となるように、前記りファレ ンスセル中の強誘電体キャパシタの面積を前記メモリセ ル中の強誘電体キャパシタの面積より大きく設定したこ とを特徴とする請求項1に記載の半導体記憶装置。

【請求項5】 リファレンスセルには常に'1'データ を書き込み、前記リファレンスセルからの出力電位が、 メモリセルからの'1'データの出力電位と'0'デー タの出力電位との中間電位となるように、前記リファレ ンスセル中の強誘電体キャパシタの面積を前記メモリセ ル中の強誘電体キャパシタの面積より小さく設定したこ とを特徴とする請求項1に記載の半導体記憶装置。

【請求項6】 リファレンスセルが一対のメモリセルで 構成され、前記一対のメモリセルのうち、一方のメモリ セルには第1のビット線を通じて常に'0'データを書 40 み出される。 き込み、他方のメモリセルには第2のピット線を通じて 常に'1'データを書き込み、読み出し時には前記第1 のピット線に読み出す'0'データの出力電位と前記第 2のピット線に読み出す'1'データの出力電位とを短. 絡して双方の中間電位を発生させるイコライズトランジ スタを有したことを特徴とする請求項1または請求項3 に記載の半導体記憶装置。

【請求項7】 リファレンスセルを構成する一対のメモ リセルのうち、第1のピット線に接続する一方のメモリ

が、複数のメモリセルで構成されるメモリセルアレイの 両端に分かれて配置されたことを特徴とする請求項6に 記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置、 特に強誘電体膜を有するキャパシタを備えた半導体記憶 装置に関するものである。

[0002]

10 【従来の技術】特許第2674775号(出願人:ラム トロンCORP、発明名称:強誘電体メモリ) に代表さ れる従来の強誘電体メモリの回路例を図8 (a) に示 す。また図8(a)の回路における読み出し動作を図8 (b)に示す。

【0003】メモリセル800は強誘電体キャパシタ8 02とアクセストランジスタ801より構成される。メ モリセル800に格納されるデータを読み出すには、強 誘電体キャパシタ802の一方の電極と接続しているア クセストランジスタ801のゲートに接続されるワード 選択信号WL1をまず活性化し、メモリセル800を選 択する。次に強誘電体キャパシタ802の他方の電極と 接続しているセルプレート信号CP1を活性化すること で、強誘電体キャパシタ802に電界を印加する。強誘 電体キャパシタ802の強誘電体膜は電界を印加されて 分極反転し、アクセストランジスタ801のドレインに 接続されるビット線BLTに電位を発生する。この電位 はメモリセルに格納されていたデータの"1"もしくは "O"により、それぞれ高電位"VH"もしくは低電位 "VL"となる。これと同時にリファレンスワード線D 30 WLとりファレンスセルプレート線DCPを活性化する ことによりリファレンスピット線BLBにもリファレン スセル803からリファレンス電位Vrefが発生され る。リファレンス電位Vrefはリファレンス用強誘電 体キャパシタ805のキャパシタ面積などを調整するこ とにより、"VH"と"VL"の中間電位になるように 設定されている。ビット線BLTとリファレンスビット 線BLBの電位差がセンスアンプの検知レベル以上十分 に開いた後、センスアンプ起動信号SAが活性化され、 ビット線BLTに現れたメモリセル800のデータが読

[0004]

【発明が解決しようとする課題】図8 (a) に示した強 誘電体メモリの回路例では、説明を容易にするためメモ リセルは1個しか明示されていないが、実際の回路では ピット線方向に複数個、例えば256個のメモリセルが 配置されピット線BLTを共有し、ワード線によりその 中の1ビットが選択されて読み出される。これに対して リファレンスセルはピット線BLBに通常1個のみ配置 される。読み出し動作時には前述のように選択された1 セルと、第2のビット線に接続する他方のメモリセルと 50 個のメモリセルからのデータによりビット線BLTに生

じるビット線電位と、リファレンスセルからのデータに よりビット線BLBに生じるリファレンス電位とをセン スアンプで検出し増幅して、選択されたメモリセルから のデータを読み出す。このため、このビット線BLTに つながるメモリセルをすべて読み出したとすると、これ に対してリファレンスセルは256回活性化されること になり、通常のメモリセルに比べてリファレンスセルは 2桁以上高頻度で活性化されることになる。

【0005】ところで、強誘電体キャパシタにはエンデ ュランス特性劣化がある。これは強誘電体の主要特性で ある分極量が、強誘電体に繰り返し電界を印加したり外 したりすることにより減少していくものである。強誘電 体メモリを繰り返し使用し続けると、このエンデュラン ス特性劣化のために通常のメモリセルもリファレンスセ ルも分極特性が劣化しピット線に現れる電位が減少する が、前述のようにリファレンスセルはメモリセルより高 頻度に活性化されるために、リファレンスセルからのリ ファレンスレベルの変動は通常のメモリセルからのピッ ト線電位の変動に比べ大きくなり、センスアンプの読み 出す電位差は小さくなる。この結果、センスアンプの読 み出し電位差がセンスアンプの検知能力以下になると動 作不良にいたる。

【0006】また、この強誘電体メモリがランダムアク セス機能を有する場合には、メモリセルのアクセス回数 にもアドレスによるばらつきが加わり、読み出しビット 線電位差の減少はさらに著しくなり、強誘電体メモリの 寿命を短くする。

【0007】このように従来の回路例では、リファレン スセルの活性頻度が高いことからリファレンスセルのエ ンデュランス特性がデバイスの寿命を短命化するという 課題が存在した。

【0008】本発明の目的は、リファレンスセルの活性 化頻度をメモリセルの活性化頻度と同等に減少させるこ とによって、エンデュランス特性の劣化によるリファレ ンスセルの寿命の短縮化を避け、強誘電体メモリの寿命 延長を図ることにある。

[0009]

【課題を解決するための手段】上記課題を解決するため に、本発明の第1の半導体記憶装置は、強誘電体膜を有 の、複数のメモリセルと複数のリファレンスセルからな る強誘電体メモリで構成された半導体記憶装置であっ て、同一ピット線BL1に接続する複数のメモリセルの 各々に対応して複数のリファレンスセルの各々が個別に 配置され、各メモリセル100と、この各メモリセル1 00に対応する各リファレンスセル103とがワード線 WL1とセルプレート線CP1とを共有した構成を有す る。

【0010】また、本発明の第2の半導体記憶装置は、

00と、このメモリセル200に対応するリファレンス セル203とが共有するセルプレート線CP1が分岐し ており、リファレンスセル203はセルプレート線の分 岐前の信号線CP1と接続し、メモリセル200はセル プレート線の分岐前の信号CP1とメモリセル200が 接続するピット線BL1に対応して設けられたブロック

選択信号BLK1との論理積の信号を載せたセルプレー

ト緑の分岐後の信号線208と接続した構成を有する。

4

【0011】また、本発明の第3の半導体記憶装置は、 本発明の第1の半導体記憶装置において、同一ビット線 BL1に接続した隣接する一組のメモリセル300,3 03と、この一組のメモリセル300, 303の各々に 対応する一組のリファレンスセル306,309とがセ ルプレート線CP12を共有した構成を有する。

【0012】また、本発明の第4の半導体記憶装置は、 本発明の第1の半導体記憶装置において、リファレンス セル103には常に'0'データを書き込み、リファレ ンスセル103からの出力電位が、メモリセル100か らの'1'データの出力電位と'0'データの出力電位 との中間電位となるように、リファレンスセル103中 の強誘電体キャパシタ105の面積をメモリセル100 中の強誘電体キャパシタ102の面積より大きく設定し た構成を有する。

【0013】また、本発明の第5の半導体記憶装置は、 本発明の第1の半導体記憶装置において、リファレンス セル103には常に'1'データを書き込み、リファレ ンスセル103からの出力電位が、メモリセル100か らの'1'データの出力電位と'0'データの出力電位 との中間電位となるように、リファレンスセル103中 30 の強誘電体キャパシタの面積を前記メモリセル中の強誘 電体キャパシタの面積より大きく設定した構成を有す る。

【0014】また、本発明の第6の半導体記憶装置は、 本発明の第1の半導体記憶装置において、リファレンス セルが一対のメモリセル403, 406で構成され、一 対のメモリセル403、406のうち一方のメモリセル 406には第1のピット線LRLを通じて常に'O'デ 一夕を書き込み、他方のメモリセル403には第2のビ ット線HRLを通じて常に'1'データを書き込み、読 するキャパシタを備えた1トランジスタ1キャパシタ型 40 み出し時には第1のビット線LRLに読み出す'0'デ ータの出力電位と第2のビット線HRLに読み出す '1'データの出力電位とを短絡して双方の中間電位を

発生させるイコライズトランジスタ409を有した構成 を有する。

【0015】また、本発明の第7の半導体記憶装置は、 本発明の第3の半導体記憶装置において、リファレンス セルが一対のメモリセル506,512および509, 515で構成され、一対のメモリセル506, 512お よび509,515のうち一方のメモリセル512およ 本発明の第1の半導体記憶装置において、メモリセル2 50 び515には第1のビット線LRLを通じて常に'0'

データを書き込み、他方のメモリセル506および50 9には第2のビット線HRLを通じて常に'1'データ を書き込み、読み出し時には第1のピット線LRLに読 み出す'0'データの出力電位と第2のビット線HRL に読み出す'1'データの出力電位とを短絡して双方の 中間電位を発生させるイコライズトランジスタ518を 有した構成を有する。

【0016】また、本発明の第8の半導体記憶装置は、 本発明の第6の半導体記憶装置において、リファレンス セルを構成する一対のメモリセル603,606のう ち、第1のピット線LRLに接続する一方のメモリセル 606と、第2のピット線HRLに接続する他方のメモ リセル603とが、複数のメモリセル600等で構成さ れるメモリセルアレイの両端に分かれて配置された構成 を有する。

【0017】また、本発明の第9の半導体記憶装置は、 本発明の第6の半導体記憶装置において、リファレンス セルを構成する一対のメモリセル707,713および 710,716のうち、第1のピット線LRLに接続す る一方のメモリセル713および716と、第2のビッ ト線HRLに接続する他方のメモリセル707および7 10とが、複数のメモリセル701,704等で構成さ れるメモリセルアレイの両端に分かれて配置された構成 を有する。

[0018]

【発明の実施の形態】以下本発明の第1の実施形態につ いて説明する。

【0019】図1に示すようにメモリセル100はトラ ンジスタ101と強誘電体キャパシタ102から構成さ れる。メモリセルトランジスタ101のゲートはセルを 選択する為のワード線信号WL1に接続し、強誘電体キ ャパシタ102の一方の電極はメモリセルトランジスタ 101を介してピット線BL1に繋がり、強誘電体キャ パシタ102の他方の電極はセルプレート線CP1に繋 がる。説明図ではm本のワード線信号とr本のビット線 からなるアレイを構成している。各ピット線はビット線 に現れた電位を読み出すセンスアンプ106に接続して いる。各センスアンプ106は2つの信号入力端子を有 し、一方はピット線BL1に繋がり他方はリファレンス レベルを入力する為リファレンスピット線RBLに接続 40 にリファレンスレベルを提供する。 する。ワード線WL1にはリファレンスセル103が接 続し、リフアレンスセル103はトランジスタ104と 強誘電体キャパシタ105から構成される。他の各ワー ド線にもそれぞれリファレンスセルが繋がる。リファレ ンスセル103を構成する強誘電体キャパシタ105は 読み出しの初期値として常に'0'データが書き込ま れ、そのキャパシタ105の大きさ(電極面積)は通常 メモリセルキャパシタ102の大きさ(電極面積)より 大きく設定する。

【0020】その大きさは図8(b)に示されるよう

に、メモリセル100からの'0'データの電位VLと '1' データの電位VHのちょうど中間電位Vrefと なるように設定される。ワード線WL1により選択され るメモリセル100を読み出すときには、ワード線WL 1を活性化しかつセルプレート線CP1を活性化するこ とにより強誘電体キャパシタ102には電界が印加さ れ、メモリセル100の分極状態によりそれぞれのビッ ト線BL1には読み出し電位VHもしくはVLが現れ る。リファレンスセル103もワード線WL1とセルプ 10 レート線CP1を共有しているので、メモリセル100 と同様に強誘電体キャパシタ105に電界が印加されて リファレンスピット線RBLにリファレンスレベルVr efが出力される。センスアンプ106はこのリファレ ンスレベルを基にビット線電位の'1'または'0'を 読み出す。

6

【0021】リファレンスセル103はワード線WL1 とセルプレート線CP1を共有するメモリセルと同じ回 数だけ活性化されるのでエンデュランス特性による読み 出し電位変動のばらつきが生じない。このことによりリ 20 ファレンスセル103のエンデュランス特性劣化によっ てメモリデバイスの寿命が短くなることは無くなる。

【0022】以下本発明の第2の実施形態について説明 する。

【10023】図2に示すメモリ回路では、メモリアレイ は小プロックに分割されている。1個のメモリブロック はr本のビット線とそれぞれm本のワード線、セルプレ ート線で構成され、各小ブロックはブロック選択信号B LK1からBLKkにより選択される。小ブロック内の メモリセル200は選択ワード線WL1と分割セルプレ 30 一ト線208により活性化される。小ブロック内の分割 セルプレート線208はセルプレート線信号CP1とブ ロック選択信号BLK1の論理積により発生される。メ モリセル200を読み出すとき、対応するリファレンス セル203はワード線WL1とセルプレート線CP1に より活性化されセンスアンプ206にリファレンスレベ ルを提供する。ブロック選択信号BLKkで選択される 小ブロック内のワード線WL1に繋がるメモリセルを読 み出すときにもリファレンスセル203は活性化されり ファレンスレベルを発生し、BLKk内のセンスアンプ

【0024】本実施形態では、リファレンスセルは分割 された小ブロックBLK1ないしBLKkに共有される ので、第1の実施形態よりは活性化頻度が増えるが、従 来の回路例での活性化頻度よりは1桁以上軽減できる。 これによりリファレンスセルのエンデュランス特性によ るメモリ寿命の短縮は軽減することができる。本実施形 態では小プロック内にセンスアンプも含んだが、小プロ ックがセンスアンプを含まず各小プロックがセンスアン プを共有することも可能である。

50 【0025】以下本発明の第3の実施形態を示す。

【0026】図3に示すように本実施形態においては、 ワード線WL1に繋がるメモリセル群300等とそれに 隣接するワード線WL2に繋がるメモリセル群303等 とがセルプレート線CP12を共有している。また、そ れらに繋がるリファレンスセル306,309もセルプ レート線 CP12を共有している。本構成においても第 1の実施形態と同様に、メモリセルの活性化回数とリフ ァレンスセルの活性化回数は等しくなるのでエンデュラ ンス特性によるリファレンスセル読み出し電位変動のば らつきが生じない。このことによりリファレンスセルの エンデュランス特性劣化によってメモリデバイスの寿命 が短くなることは無くなる。

【0027】さらに、本実施形態ではセルプレート線を 共通としているため、セルプレート線およびその周辺マ ージンのための占有面積を縮小でき、したがって強誘電 体メモリの面積を縮小することができる。

【0028】また、第2の実施形態のようにセルプレー ト線CP12に分割セルプレート線を用いることも可能 である。

【0029】以下、本発明の第4の実施形態を示す。

【0030】図4に示すように、メモリセル400に対 するリファレンスセルは403と406より構成され、 メモリセル400とリファレンスセル403, 406は ジード線WL1とセルプレート線CP1を共有してい る。リファレンスセル403,406はそれぞれメモリ セル400と等しく1個のトランジスタ404、407 と1個の強誘電体キャパシタ405,408より構成さ れ、その容量値もメモリセルと等しい。本構成ではリフ アレンスピット線HRLに繋がるリファレンスセル40 3は読み出しの初期値として常に'1'データに書き込 まれ、リファレンスピット線LRLに繋がるリファレン スセル406は常に'0'データに書き込まれる。メモ リセル400の読み出しに当たってはワード線WL1と セルプレート線CP1を活性化することによりメモリセ ルとリファレンスセル403,406を活性化する。メ モリセル400から蓄積データに対応した電位がビット 線BL1に現れると同時に、リファレンスピット線HR Lには'1'データに対応する電位VHが現れリファレ ンスピット線LRLには'O'データに対応するVLが 信号EQを活性化することにより、VHとVLのレベル をショートしてちょうどVHとVLの中間電位Vref をセンスアンプのリファレンス電位として発生する。

【0031】本構成においてもメモリセルの活性化回数 とリファレンスセルの活性化回数は等しくなるのでエン デュランス特性によるリファレンスセル読み出し電位変 動のばらつきが生じない。このことによりリファレンス セルのエンデュランス特性劣化によってメモリデバイス の寿命が短くなることは無くなる。

【0032】さらに、本構成ではリファレンスセルの容 50 【0041】以下、本発明の第7の実施形態を示す。

量値をメモリセルの容量値と同じ、すなわち同一面積に できるため、製造プロセス上の制御性が容易になる。

8

【0033】また、第2の実施形態のようにセルプレー ト線CP12に分割セルプレート線を用いることも可能 である。

【0034】以下、本発明の第5の実施形態を示す。

【0035】図5に示すように第5の実施形態は、第3 の実施形態と第4の実施形態とを組み合わせた実施形態 であり、具体的にはワード線WL1に繋がるメモリセル 10 群500等とそれに隣接するワード線WL2に繋がるメ モリセル群503等がセルプレート線CP12を共有し ている。また、それらに繋がるリファレンスセル50 6,512および509,515もセルプレート線CP 12を共有している。

【0036】本構成においても第1の実施形態と同様 に、メモリセルの活性化回数とリファレンスセルの活性 化回数は等しくなるのでエンデュランス特性によるリフ アレンスセル読み出し電位変動のばらつきが生じない。 このことによりリファレンスセルのエンデュランス特性 20 劣化によってメモリデバイスの寿命が短くなることは無 くなる。

【0037】さらに、本実施形態ではセルプレート線を 共通としているため、セルプレート線およびその周辺マ ージンのための占有面積を縮小でき、したがって強誘電 体メモリの面積を縮小することができる。

【0038】また、第2の実施形態のようにセルプレー ト線CP12に分割セルプレート線を用いることも可能 である。

【0039】以下、本発明の第6の実施形態を示す。

【0040】図6に示すように、第4の実施形態と同様 のメモリセル600とリファレンスセル603,606 の構成を有するが、第4の実施形態との構成の違いは

'1'データを出力するリファレンスセル603ともう 一方'0'データを出力するリファレンスセル606と を、それらの間にメモリセルアレイを挟むようにメモリ 領域の両端に配置する点にある。通常のメモリアレイで は、アレイの最外周の端部分は物理的にアレイ中央部と は加工精度に差があり、一般に特性的に劣ることが知ら れている。この対策として、通常メモリアレイの最外周 現れる。ここでイコライズトランジスタ409のゲート 40 にさらに電気的には活性化しないダミーセルを一周以上 配置する対策がとられるが、本実施形態ではリファレン スセルを両端に配置することによりリファレンスセルに このダミーセルの役割をも兼ねさせて、ダミーセルの配 置を無用とすることによりレイアウト面積の低減を図 る。リファレンスセルは読み出し初期値として常に

> '1' データもしくは'0'データに書き込まれるので 最外周に配置したことによる特性劣化の影響を受けるこ とが無い。このようにレイアウト面積を低減しながら第 4の実施形態と同等の効果を得ている。

【0042】図7に示すように第7の実施形態は、第3の実施形態と第6の実施形態とを組み合わせた実施形態であり、具体的にはワード線WL1に繋がるメモリセル群700等とそれに隣接するワード線WL2に繋がるメモリセル群703等がセルプレート線CP12を共有している。また、それらに繋がるリファレンスセル706,712および709,715もセルプレート線CP12を共有している。

【0043】本構成においても第1の実施形態と同様に、メモリセルの活性化回数とリファレンスセルの活性 10 化回数は等しくなるのでエンデュランス特性によるリファレンスセル読み出し電位変動のばらつきが生じない。このことによりリファレンスセルのエンデュランス特性劣化によってメモリデバイスの寿命が短くなることは無くなる。

【0044】さらに、本実施形態ではセルプレート線を 共通としているため、セルプレート線およびその周辺マ ージンのための占有面積を縮小でき、したがって強誘電 体メモリの面積を縮小することができる。

【0045】また、第2の実施形態のようにセルプレー 20 ト線CP12に分割セルプレート線を用いることも可能 である。

[0046]

. . .

【発明の効果】以上のように本発明はリファレンスセル の活性化頻度をメモリセルの活性化頻度と同等にする手 段を提供し、リファレンスセルのエンデュランス特性劣 化による寿命の短縮を避け、強誘電体メモリの寿命延長 に役立つものである。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示す回路図

10

【図2】本発明の第2の実施形態を示す回路図

【図3】本発明の第3の実施形態を示す回路図

【図4】本発明の第4の実施形態を示す回路図

【図5】本発明の第5の実施形態を示す回路図

【図6】本発明の第6の実施形態を示す回路図

【図7】本発明の第7の実施形態を示す回路図

【図8】従来の回路例とその動作タイミング図 【符号の説明】

WL1~WLm ワード線

CP1~CPm セルプレート線

CP12~CPmn セルプレート線

BLT, BL1~BLr メモリセルのピット線

BLB, RBL, HRL, LRL リファレンスセルの ビット線

BLK1~BLKk プロック選択信号

Sense Amp. センスアンプ

20 100 メモリセル

101 メモリセルを構成するトランジスタ

102 メモリセルを構成する強誘電体キャパシタ


103 リファレンスセル

104 リファレンスセルを構成するトランジスタ


105 リファレンスセルを構成する強誘電体キャパシ

409,518 イコライズトランジスタ


【図1】




[図3]




[図2]



【図4】



【図6】



【図7】 [図5] BL 1 701 700 LRL 712 HRL 106 HRL 506 LRL WL1 CP12 CP12-517 516 WL2-515 WLm WLm CPmn CPnn WLn WLn-

[図8]

